News:

Attention: For security reasons,please choose a user name *different* from your login name.
Also make sure to choose a secure password and change it regularly.

Main Menu

Mikromodul TE014x 1000k USB 2.0 Demo Projekt

Started by illya, February 10, 2011, 10:36:12 PM

Previous topic - Next topic

illya

Guten Tag,

hat jemand das USB 2.0 Demo-Projekt mit der aktuellen Version von libusb und Xilinx ISE 12.x mit dem Chip xc3s1000 zum Laufen gebracht ?
Es wäre schön, ein laufendes Beispiel zu haben.

Beste Grüße
Illya

ThomasLehner

Hallo Illya,

Ich habe den Core mit dem neuen Libusb im Einsatz und er funktioniert problemlos.

Wenn er sich bei Windows meldet, dann müssen schon mal 99 % des Cores funktionieren.
In diesem Fall liegt es nicht an der Xilinx - Seite.

Viele Grüße,

Thomas

illya

Hallo Thomas,

hast du evtl. ein Beispiel-Projekt, das ich bei mir ausprobieren könnte ? Das wäre einfach genial.

Grüße
Illya

ThomasLehner

Hallo Illya,

Nein, Beispiel habe ich leider keines bei der Hand.

Beschreibe doch mal genauer, wo das eigentliche Problem liegt.

* Hast du für dein Gerät den WinUSB Treiber für installiert ? Libusb 1.0 baut auf WinUSB auf, deswegen muss der Treiber geladen werden.
* Verwende doch das originale Demo-Programm unter Windows XP. Wenn das läuft, kannst du auf libusb 1.0 und win 7 portieren.

Gruß Thomas

illya

Hallo Thomas,

habe inzwischen das Demo-Projekt mit zum Laufen gebracht, aber ein paar Sachen sind mir aufgefallen:

- In ISE bekomme ich mehrere Warnings:

WARNING:Xst:2211 - "usb.v" line 170: Instantiating black box module <Usb>.
WARNING:Xst:1780 - Signal <ctrl> is never used or assigned. This unconnected signal will be trimmed during the optimization process.
WARNING:Xst:646 - Signal <CtrlWriteData<31:8>> is assigned but never used. This unconnected signal will be trimmed during the optimization process.
WARNING:Xst:646 - Signal <CtrlSubIndex> is assigned but never used. This unconnected signal will be trimmed during the optimization process.
WARNING:Xst:2677 - Node <LedCounter_25> of sequential type is unconnected in block <main_verilog>.
WARNING:Xst:2677 - Node <LedCounter_26> of sequential type is unconnected in block <main_verilog>.
WARNING:Xst:2677 - Node <LedCounter_27> of sequential type is unconnected in block <main_verilog>.
WARNING:Xst:2677 - Node <LedCounter_28> of sequential type is unconnected in block <main_verilog>.
WARNING:Xst:2677 - Node <LedCounter_29> of sequential type is unconnected in block <main_verilog>.
WARNING:Xst:2677 - Node <LedCounter_30> of sequential type is unconnected in block <main_verilog>.
WARNING:Xst:2677 - Node <LedCounter_31> of sequential type is unconnected in block <main_verilog>.
WARNING:NgdBuild:478 - clock net UsbInstance/debug_tom<7> with clock driver
   UsbInstance/bbbb drives no clock pins

- Sind die Warnings kritisch ?

- Beim Ausführen von Demo-Software läuft es ~10 min. und danach bekomme ich die Fehlermeldung:

found 7 busses

Transmitted 3 bytes
Sum is 42


Starting speed test.....
rate= 32768 kb/sec
rate= 37449 kb/sec
<.......>
rate= 32768 kb/sec
rate= 32768 kb/sec
Error !!! fffffffb usb_reap_async: error: Ein an das System angeschlossenes Gerõ
t funktioniert nicht.

- Nach dieser Fehlermeldung wird der Chip von Windows nicht mehr erkannt.

- Erst wenn man Strom komplett wegnimmt und das Modul wieder mit dem PC verbindet, wird es erkannt

- Kann es sein, dass der USB-Chip absichtlich nur begrenzte Zeit läuft und deswegen der Fehler auftritt ?

Ich verwende:
- Xilinx ISE Design Suite 12.4
- libusb 0.1.10.1
- Windows 7

- Gibt es eine Möglichkeit das Modul dauerhaft zum Laufen zu bringen ?

ThomasLehner

Gratulation !

Was war jetzt im Endeffekt das Problem ?
Die Warnungen sind unkritisch.

Ich weiß einen kleinen schmutzigen Trick, mit dem man den Core dauerhaft lauffähig bringt:
Man kauft einfach die Vollversion des Cores bei der Firma Trenz Electronic  ;)


illya

Das Problem lag vermutlich an der FPGA-Konfiguration.
Wo kaufe ich die Vollversion dieses Cores? Im Online-Shop habe ich nichts gefunden.